• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Es wird ein Verfahren zum Herstellen einer Wortleitung an Seitenflächen eines rippenartigen Kanalbereiches eines Auswahltransistors eines DRAM-Speicherbausteins beschrieben. Bei dem beschriebenen Verfahren wird eine Opfer-Wortleitung eingesetzt, die in einem späteren Verfahrensschritt entfernt und durch eine Wortleitung ersetzt wird. Zur Verwendung der Opfer-Wortleitung wird vorzugsweise ein LPCVD-Oxid eingesetzt.
    公开号:DE102004023985A1
    申请号:DE200410023985
    申请日:2004-05-14
    公开日:2005-12-08
    发明作者:Klaus Muemmler；Stefan Tegen
    申请人:Infineon Technologies AG；
    IPC主号:G11C8-14
    专利说明:
    [0001] DieErfindung betrifft ein Verfahren zum Herstellen einer Wortleitungeines Speicherbausteins und einen Speicherbaustein gemäß dem Oberbegriff derPatentansprüche1 und 18.
    [0002] DieVerkleinerung der einzelnen Element der Speicherbausteine, insbesondereder DRAM-Speicherbausteine schreitet weiter voran, so dass die Komplexität der Herstellungsprozesseweiter zunimmt. Eine DRAM-Speicherzelle weist im Allgemeinen einenAuswahltransistor und einen daran angeschlossenen Speicherkondensatorauf. Das Einschreiben und das Auslesen einer Information aus demSpeicherkondensator erfolgt durch das Einschalten des Auswahltransistors.Der Auswahltransistor wird durch eine Wortleitung angesteuert, die denAuswahltransistor leitend oder sperrend schaltet.
    [0003] ZurEinsparung von Flächeauf dem Halbleitersubstrat, auf dem der Speicherbaustein ausgebildetwird, werden beispielsweise vertikale MOS-Transistoren ausgebildet,deren Gate-Elektrode Teile einer streifenförmigen Wortleitung sind. Eineentsprechende DRAM-Zellenanordnung ist in der Patentschrift DE 101 25 967 C1 beschrieben.
    [0004] Weiterhinist es aus DE 10241 171 A1 bekannt, einen Halbleiterspeicher mit Auswahltransistorenauszubilden, die in Form von FIN-FET-Transistoren ausgebildet sind.FIN-FET bestehen aus Rippen, in die Kanalbereiche der Auswahltransistoreneingebracht sind. Zur Ansteuerung der Auswahltransistoren sind entlangder Seitenflächender Rippe Wortleitungen ausgebildet. FIN-FETs haben den Vorteil, dassdurch die Ausbildung des Kanalbereiches in einer Rippe wenig Fläche verbrauchtwird und zudem eine ausreichende Stromleitung gewährleistetist, da sich der Kanalbereich in der Rippe auch in die Tiefe derRippe erstreckt. In Abhängigkeitvon der Ausführungsformkann die Wortleitung parallel zur Rippenlängsrichtung ausgebildet werden.
    [0005] Dasneue Konzept der FIN-FET-Auswahltransistoren für die Ausbildung eines Halbleiterspeichererfordert jedoch relativ komplexe Verfahren zur Herstellung desAuswahltransistors.
    [0006] DieAufgabe der Erfindung besteht darin, ein einfaches Verfahren zumHerstellen eines Auswahltransistors eines Speicherbausteins bereitzu stellen.
    [0007] DieAufgabe der Erfindung wird durch das Verfahren gemäß Patentanspruch1 gelöst.Der Vorteil des Verfahrens nach Anspruch 1 besteht darin, dass mitHilfe eines einfachen Verfahrens eine Grundstruktur für die Ausbildungeines FIN-FETs mit einem Kanalbereich und einer Wortleitung bereitgestellt wird. Dieser Vorteil wird dadurch erreicht, dass eine Wandstruktur,bestehend aus zwei parallelen Wänden,die auf einem Halbleitersubstrat angeordnet sind, mit einer erstenDeckschicht bedeckt werden, wobei zwischen den zwei Wänden einerster Graben ausgebildet wird. Der erste Graben wird anschließend miteinem zweiten Material aufgefüllt,wodurch eine dritte Wand zwischen der ersten und der zweiten Wandausgebildet wird. Anschließendwird das erste Material wenigstens zwischen der ersten und der drittenWand bis zu einer vorgegebenen Tiefe entfernt und auf diese Weiseein zweiter Graben ausgebildet. Die Seitenfläche der ersten Wand, die demzweiten Graben zugeordnet ist, wird mit einer erste Isolationsschichtbedeckt, die eine Gateoxidschicht darstellt. Anschließend wirdder zweite Graben mit einem dritten Material aufgefüllt, daselektrisch leitend ist und eine Wortleitung darstellt.
    [0008] Weiterevorteilhafte Ausführungsformender Erfindung sind in den abhängigenAnsprüchenangegeben.
    [0009] Ineiner Weiterbildung des Verfahrens wird auch an der gegenüberliegendenSeite der ersten Wand das erste Material abgeschieden, wobei ein vierterGraben ausgebildet wird. Der vierte Graben wird anschließend mitdem zweiten Material aufgefüllt.Dann wird das erste Material zwischen dem aufgefüllten zweiten Graben und derersten Wand bis zu einer festgelegten Tiefe entfernt, so dass dieerste Wand an der Außenseitefreigelegt wird. Daraufhin wird die freigelegte Wand der Außenseitemit der ersten Isolationsschicht bedeckt und der daran anschließende Grabenmit dem dritten Material aufgefüllt. Dasdritte Material ist elektrisch leitend. Auf diese Weise wird eineerste Wand erhalten, die seitlich von zwei Wortleitungsschichtenbedeckt ist.
    [0010] Ineiner weiteren bevorzugten Ausführungsformwird mit den gleichen Prozessschritten, wie in dem für die ersteWand beschriebenen Verfahren auch die zweite Wand jeweils an gegenüberliegendenSeitenflächen über eineGateoxidschicht getrennt mit Wortleitungsschichten bedeckt. Aufdiese Weise wird eine symmetrische Struktur erhalten, die dadurchvon Vorteil ist, da entlang der ersten und der zweiten Wand sichKanalbereiche fürAuswahltransistoren und Anschlussbereiche für Kondensatoren abwechseln.
    [0011] Ineiner weiteren bevorzugten Ausführungsformwird das zweite Material wenigstens im Bereich der Wortleitung entferntund durch ein viertes Material ersetzt, das als Isolationsmaterialausgebildet ist. Durch die Verwendung des zweiten Materials alsOpfermaterial ist eine erhöhteFlexibilitätbei der Auswahl des zweiten und des vierten Materials gegeben.
    [0012] Ineiner weiteren bevorzugten Ausführungsformwird in den Bereichen der zweiten Wand, die einen Anschluss für einenKondensator darstellen, die zweite Wand wenigstens im oberen Bereichder Wortleitung entfernt und durch ein Isolationsmaterial ersetzt.Auf diese Weise wird die gegenseitige elektri sche Beeinflussungzwischen der Wortleitung und dem Polyplug sowie dem CB-Kontakt reduziert.
    [0013] Vorzugsweisebesteht die zweite Wand im Bereich des Kanalgebietes der erstenWand in einem oberen Bereich aus einer ersten Art Polysilizium und ineinem unteren Bereich aus einer zweiten Art Polysilizium. Vorzugsweisebefindet sich zwischen den beiden Arten von Polysilizium eine Oxidschicht,so dass eine selektive Ätzungdes oberen Bereiches gegenüberdem unteren Bereich einfach möglichist.
    [0014] Ineiner weiteren bevorzugten Ausführungsformwird vor dem Aufbringen des ersten Materials eine Nitridschichtauf das Halbleitermaterial abgeschieden.
    [0015] Ineiner Weiterbildung des Verfahrens werden als Abdeckmaske zum Entfernender zweiten Wand und/oder des zweiten Füllmaterials Polysilizium-Blöcke verwendet,die an oberen Seitenendflächender ersten und der zweiten Wand angeordnet werden. Dadurch wirdeine zuverlässigeMaskierung des ersten Grabens erreicht, so dass anschließend über einen Ätzprozessdas zweite Material aus dem ersten Graben entfernt werden kann.Dann wird der erste Graben mit einem vierten Material aufgefüllt.
    [0016] Vorzugsweisewerden als erstes Material Siliziumoxid und als zweites MaterialPolysilizium oder Aluminiumoxid oder Siliziumgermanium verwendet.
    [0017] Ineiner weiteren Ausführungsformdes Verfahrens werden als erstes Material Germaniumoxid und alszweites Material Siliziumoxid verwendet.
    [0018] Vorzugsweisewird als viertes Material ein Isolationsmaterial verwendet, dessenDielektrizitätskonstantekleiner oder gleich der Dielektrizitätskonstanten von Siliziumoxidist.
    [0019] GuteErgebnisse werden auch mit amorphen Silizium als erstes Materialerreicht. Weiterhin eignet sich als drittes Material Titannitrid.Zudem werden gute Ergebnisse mit einem Low-Pressur-Chemical-Vapor-Deposition(LPCVD)-Oxiderreicht. In einer weiteren bevorzugten Ausführungsform wird der erste Grabennach oben verjüngendausgebildet, so dass fürdie Abscheidung des dritten Materials in den zweiten Graben einevorteilhaftere Grabengeometrie erzeugt wird, da sich der Grabenso nach oben hin aufweitet.
    [0020] Vorzugsweisewird als drittes Material Polysilizium verwendet, das sich für das beschriebeneVerfahren gut eignet.
    [0021] Dasbeschriebene Verfahren eignet sich besonders für die Herstellung von FIN-Feldeffettransistorenals Auswahltransistoren eines DRAM-Speicherbausteins.
    [0022] DieErfindung wird im Folgenden anhand der Figuren näher erläutert. Es zeigen:
    [0023] 1 eineschematische Darstellung einer Speicherzelle eines DRAM;
    [0024] 2 einenAusschnitt eines Querschnitts einer Grundstruktur, die ein strukturiertesHalbleitermaterial darstellt;
    [0025] 3 eineAnsicht von oben auf die Grundstruktur der 1;
    [0026] 4 einenzweiten Verfahrensschritt zur Herstellung einer Wortleitung;
    [0027] 5 einendritten Verfahrensschritt zur Herstellung der Wortleitungen;
    [0028] 6 einenvierten Verfahrensschritt;
    [0029] 7 einenfünftenVerfahrensschritt;
    [0030] 8 einensechsten Verfahrensschritt;
    [0031] 9 einenzweiten Verfahrensschritt eines zweiten Herstellungsverfahrens;
    [0032] 10 einendritten Verfahrensschritt des zweiten Herstellungsverfahrens;
    [0033] 11 einenvierten Verfahrensschritt des zweiten Herstellungsverfahrens;
    [0034] 12 einenfünftenVerfahrensschritt des zweiten Herstellungsverfahrens;
    [0035] 13 einenersten Verfahrensschritt eines dritten Verfahrens;
    [0036] 14 einenzweiten Verfahrensschritt des dritten Verfahrens;
    [0037] 15 einendritten Verfahrensschritt des dritten Verfahrens;
    [0038] 16 einenvierten Verfahrensschritt des dritten Verfahrens;
    [0039] 17 einenfünftenVerfahrensschritt des dritten Verfahrens;
    [0040] 18 einenersten Verfahrensschritt des vierten Verfahrens;
    [0041] 19 einenzweiten Verfahrensschritt des vierten Verfahrens;
    [0042] 20 einendritten Verfahrensschritt des vierten Verfahrens;
    [0043] 21 einenvierten Verfahrensschritt des vierten Verfahrens;
    [0044] 22 einenfünftenVerfahrensschritt des vierten Verfahrens;
    [0045] 23 einenersten Verfahrensschritt des fünftenVerfahrens;
    [0046] 24 einenzweiten Verfahrensschritt des fünftenVerfahrens;
    [0047] 25 einendritten Verfahrensschritt des fünftenVerfahrens; und
    [0048] 26 einenvierten Verfahrensschritt des fünftenVerfahrens.
    [0049] ImFolgenden wird Ausschnittsweise das Herstellungsverfahren einerSpeicherzelle eines Speicherbausteins, insbesondere eines DRAMsbeschrieben. Dynamische Speicherzellen von DRAMs weisen einen Auswahltransistorund einen Speicherkondensator auf. Die Speicherzustände derSpeicherzelle entsprechen einem positiv bzw. negativ geladenen Kondensator.Aufgrund von Rekombinations- und Leckströmen baut sich jedoch die Kondensatorladungin den DRAM-Speicherzellen nach einigen Millisekunden ab, so dassdie Ladung des Kondensators immer wieder aufgefrischt werden muss.
    [0050] 1 zeigtschematisch das Schaltbild einer DRAM-Speicherzelle mit einem Speicherkondensator 1 undeinem Auswahltransistor 2. Der Auswahltransistor 2 istdabei vorzugsweise als selbstsperrender n-Kanal-Feldeffekttransistor(FET) ausgebildet und weist zwei n-dotierte Source/Drain-Elektroden auf.Zwischen den Drain-Elektroden ist ein schwach p-leitender Bereich angeordnet. Über demaktiven Bereich ist eine Gate-Isolatorschicht vorgesehen, über dereine Gate-Elektrode 3 angeordnetist, mit der die Ladungsdichte im aktiven Bereich beeinflusst werdenkann. Eine der zwei Source/Drain-Elektroden ist mit einem erstenAnschluss des Speicherkondensators 1 verbunden. Eine zweiteElektrode des Speicherkondensators 1 ist an eine Kondensatorplatte 4 angeschlossen,die vorzugsweise allen Speicherkondensatoren einer DRAM-Speicherzellenanordnung gemeinsamist. Die zweite Source/Drain-Elektrode ist an eine Bitleitung 5 angeschlossen,um die im Speicherkondensator 1 in Form von Ladung gespeicherte InformationEin- und/oder Auslesen zu können.Die Gate-Elektrode 3 stehtmit einer Wortleitung 6 in Verbindung, über die der Leitungszustanddes Auswahltransistors 2 eingestellt wird. Um eine Aufladungdes Halbleitersubstrats bei den Ein- und Ausschaltvorgängen des Auswahltransistorszu vermeiden, ist weiterhin ein Substratanschluss 7 vorgesehen.
    [0051] Diefortschreitende Verkleinerung der Speicherzellen steht im Gegensatzzu der Anforderung, dass der Auswahltransistor eine ausreichende Stromtreiberfähigkeitgewährleistet,um die Speicherkondensatoren schnell aufladen bzw. entladen zu können.
    [0052] ZurVerbesserung der Stromtreiberfähigkeit derAuswahltransistoren werden Wändeaus Halbleitermaterial ausgebildet, in denen abwechselnd in Längsrichtungder Wand der Leitungskanal und ein Anschluss für den Speicherkondensator eingebracht sindund Wortleitungen parallel an beiden Seiten der Wände angeordnetsind.
    [0053] Anhandder folgenden Figuren werden vorteilhafte Herstellungsverfahrenzur Herstellung einer Wandstruktur zur Ausbildung der Kanäle der Auswahltransistorenund der Anschlüsseder Speicherkondensatoren mit seitlich angeordneten Wortleitungenbeschrieben.
    [0054] 2 zeigteinen Ausschnitt eines Querschnitts durch eine Grundstruktur. DieGrundstruktur weist ein Halbleitersubstrat 8 auf, auf demzwei Wände 9, 10 ausgebildetsind. Die erste Wand 9 besteht im Wesentlichen aus einemkristallinen Silizium, auf dessen Oberseite eine erste Oxidschicht 11 unddarauf eine erste Nitridschicht 12 ausgebildet sind. Die zweiteWand 10 besteht im unteren Bereich 13 aus Polysilizium,auf dessen Oberseite eine zweite Oxidschicht 14 aufgebrachtist. Auf der zweiten Oxidschicht 14 ist ein oberer Wandbereich 15 ausgebildet,der aus einem zweiten Material, vorzugsweise aus einem zweiten Polysiliziumbesteht. Die in 2 dargestellte Grundstrukturist mit bekannten Verfahren auf dem Halbleitersubstrat 8 ausgebildetworden.
    [0055] 3 zeigteinen Ausschnitt von der Oberflächeder Grundstruktur mit der Angabe des Querschnittes A-A, der in 2 dargestelltist. Aus 3 ist ersichtlich, dass dieerste und die zweite Wand 9, 10 parallel nebeneinanderangeordnet sind und sowohl in der ersten als auch in der zweitenWand 9, 10 sich Bereiche mit kristallinen Siliziumund mit dem zweiten Material, das jeweils im oberen Wandbereich 15 ausgebildetist, abwechseln. Die Bereiche, in denen das Polysilizium und daszweite Material in der ersten bzw. in der zweiten Wand 9, 10 angeordnet sind,stellen Anschlussbereiche 16 für die innere Elektrode einesSpeicherkondensators dar. Das Polysilizium ist sowohl im oberenals auch im unteren Wandbereich 15, 13 und auchin einem kreisförmigen Bereichim Halbleitersubstrat 8 ausgebildet. Das Polysilizium ist über einedritte Oxidschicht 17 seitlich gegenüber dem Halbleitersubstrat 8 isoliert.Nach unten ist der Anschlussbereich 16 mit einer inneren Elektrodeeines Grabenkondensators verbunden. Die Bereiche mit dem kristallinenSilizium stellen Kanalbereiche 39 zur Ausbildung von aktivenGebieten von Auswahltransistoren 2 dar. Die Grundstruktur umfassteine Vielzahl von parallel angeordneter Wände 9, 10,wobei in den 2, 3 ausschnittsweisenur zwei Wändedargestellt sind.
    [0056] Diein 3 dargestellte Oberfläche des strukturierten Halbleitersubstrats 8 wirdvorzugsweise mit einer Nitridschicht 18 bedeckt. Anschließend werdendie erste und die zweite Wand 9, 10 mit einer erstenDeckschicht 19 abgedeckt, die aus einem ersten Materialbesteht. Die erste Deckschicht 19 ist in der Weise aufgebracht,dass zwischen der ersten und der zweiten Wand 9, 10 einerster Graben 20 entsteht. Außerhalb des Zwischenbereichesentstehen angrenzend an die erste und an die zweite wand 9, 10 weitereGräben.In einem folgenden Verfahrensschritt werden die Gräben 20,mit einer ersten Füllschicht 23 aufgefüllt. Dieerste Deckschicht 19 besteht aus einem ersten Materialund die erste Füllschicht 23 bestehtaus einem zweiten Material. Dieser Verfahrensstand ist in 4 dargestellt.
    [0057] Anschließend wirddie erste Füllschicht 23 biszu einer festgelegten Tiefe abgetragen, so dass die erste Deckschicht 19 wenigstensim oberen Bereich freigelegt wird. Daraufhin wird in einem weitere Verfahrensschrittdie erste Deckschicht 19 bis zu einer zweiten Tiefe entfernt,so dass ein zweiter, ein dritter, ein vierter und ein fünfter Graben 21, 22, 24, 25 entstehen.Dies ist in 5 dargestellt. Der zweite Graben 21 istzwischen einer Außenseiteder ersten Wand 9 und einem ersten Steg 30 derersten Füllschicht 23 ausgebildet.Der dritte Graben 22 ist zwischen einer Innenseite derersten Wand 9 und einem zweiten Steg 26 ausgebildet,der Teil der abgetragenen ersten Füllschicht 23 ist.Der vierte Graben 24 ist zwischen dem zweiten Steg 26 undeiner Innenseite der zweiten Wand 10 ausgebildet. Der fünfte Graben 25 istzwischen der Außenseiteder zweiten Wand 10 und einem dritten Steg 27 ausgebildet,der Teil der abgetragenen ersten Füllschicht 23 ist.
    [0058] Ineinem weiteren Verfahrensschritt wird die Nitridschicht 18 wenigstensvon der ersten Wand 9, üblicherweiseauch gleichzeitig von der zweiten Wand 10 in den freigelegtenFlächenbereichenentfernt. Dabei werden bekannte Nassätzverfahren eingesetzt. DieserVerfahrensstand ist in 5 dargestellt. Anschließend wirdeine Gate-Oxidschicht 28 mindestens auf die freigelegtenFlächender ersten Wand 9 und der zweiten Wand 10 aufgebracht. Üblicherweisewird die gesamte freigelegte Oberfläche der strukturierten Bauelementemit der Gate-Oxidschicht 28 bedeckt.Anschließendwerden der zweite, der dritte, der vierte und der fünfte Graben 21, 22, 24, 25 miteiner zweiten Füllschicht 29 aufgefüllt. Die zweiteFüllschicht 29 wirdaus einem dritten Material hergestellt. Anschließend wird die zweite Füllschicht 29 biszu einer festgelegte Tiefe abgetragen. Vorzugsweise wird die zweiteFüllschicht 29 bisunter die Endflächendes ersten, zweiten und dritten Steges 26, 27, 30 abgetragen.Dieser Verfahrensstand ist in 6 dargestellt.
    [0059] Ineinem weiteren Verfahrensschritt wird eine zweite Nitridschicht 31 aufdie strukturierte Oberflächeabgeschieden und anschließenddie Zwischenbereiche zwischen der ersten und zweiten Wand 9, 10 miteiner Polysiliziumschicht aufgefüllt.Die Polysiliziumschicht wird daraufhin mit einem Ätzprozessim Bereich oberhalb des ersten, zweiten und dritten Steges 30, 26, 27 zurückgeätzt, wobeiSpacer-Streifen 32 beidseits der ersten und der zweitenWand 9, 10 als Ätzmaske stehen bleiben. Somitsind Ätzöffnungen 33 oberhalbdes ersten, zweiten und dritten Steges 30, 26, 27 ausgebildet.Dieser Verfahrensabschnitt ist in 7 dargestellt.
    [0060] Ineinem folgenden Verfahrensschritt wird die zweite Nitridschicht 31 imBereich der Ätzöffnungen 33 entfernt.Anschließendwird die in der Ätzöffnung 33 freigelegteGate-Oxidschicht 28 abgetragen. Dannwerden der erste, zweite und dritte Steg 30, 26, 27 entfernt.In Abhängigkeitvon dem zweiten Material werden entsprechende Abtragungsverfahren,wie z. B. Ätzverfahreneingesetzt. Daraufhin werden die Spacerstreifen 32 abgetragenund zudem wird die zweite Nitridschicht 31 entfernt. Anschließend wird dieStruktur mit einer dritten Füllschicht 35 aufgefüllt undmit einem Planarisierungsprozess eingeebnet. Für die dritte Füllschichtwird ein viertes Material verwendet. Dieser Verfahrensstand istin 8 dargestellt.
    [0061] Für das ersteund das zweite Material kommen prinzipiell alle Materialien in Frage,die sich selektiv gegeneinander und selektiv zu Nitrid ätzen lassen.Vorzugsweise sind folgende Kombinationen verwendbar: In einer erstenMaterialkombination wird als erstes Material Siliziumoxid und alszweites Material entweder Polysilizium oder Aluminiumoxid oder Siliziumgermaniumverwendet. In einer zweiten Materialkombination wird als erstesMaterial Siliziumoxid, das vorzugsweise dotiert ist, um die Nassätzrate zuerhöhenoder Germaniumoxid verwendet. Als zweites Material wird dazu Siliziumnitridoder Siliziumoxidnitrid verwendet. Eine dritte Materialkombinationbesteht darin, als erstes Material Germaniumoxid und als zweitesMaterial Siliziumoxid zu verwenden.
    [0062] Für das dritteMaterial kommen alle leitfähigenMaterialien in Frage, die zur Ausbildung der Wortleitung verwendetwerden können.Als viertes Material kann jeder in der Halbleiterprozessierung verwendbareIsolator eingesetzt werden, fürden ein geeigneter Füllprozesszur Verfügungsteht. Vorzugsweise werden jedoch für das vierte Material Isolatormaterialien verwendet,deren Dielektrizitätskonstante kleineroder gleich der von Siliziumdioxid ist.
    [0063] 8 zeigtdie erste und die zweite Wand 9, 10, die jeweilsan beiden Längsseiten über eine Gate-Oxidschicht 28 vonLeiterstreifen 36 getrennt sind. Die Leiterstreifen 36 stellenWortleitungen dar, die zum Schalten der Auswahltransistoren verwendet werden,die in der ersten und zweiten Wand 9, 10 abschnittsweiseeingebracht werden. Auf die weiteren Prozesse zum Herstellen derAuswahltransistoren in der ersten und der zweiten Wand 9, 10 wirdnicht nähereingegangen, da diese Stand der Technik sind.
    [0064] Inden folgenden 9 bis 12 wirdein zweites Verfahren zum Herstellen von Kanalbereichen eines Auswahltransistorsbeschrieben, die beidseits von einer Wortleitung beabstandet über eineGate-Oxidschicht bedeckt sind.
    [0065] Ausgehendvon einer Grundstruktur der 2 wird dieNitridschicht 18 auf die strukturierte Oberfläche aufgebracht.Anschließendwird die erste Deckschicht 19 aufgebracht, die in dieseAusführungsformals Low-Pressur-Chemical-Vaper-Deposition(LPCVD)-Oxidausgebildet ist. Daraufhin wird die erste Füllschicht 23 abgeschieden,die in Form einer amorphen Siliziumschicht ausgebildet ist. DieserVerfahrensstand ist in 9 dargestellt.
    [0066] Ineinem weiteren Verfahrensabschnitt wird die erste Füllschicht 23 bisunter das obere Ende der ersten und der zweiten Wand 9, 10 abgetragenund anschließenddie erste Deckschicht 19 bis in eine festgelegte Tiefeentfernt. Dazu werden entsprechende Ätzverfahren eingesetzt, umdas amorphe Silizium zu entfernen. Dadurch entstehen ein zweiter,ein dritter, ein vierter und ein fünfter Graben 21, 22, 24, 25,wie in 10 dargestellt.
    [0067] Anschließend wirdmit einem Nassätzverfahrendie erste Nitridschicht 18 in den freigelegten Bereichenentfernt. Daraufhin wird eine Gate-Oxidschicht 28 aufgebrachtund anschließendwird die Struktur mit einer zweiten Füllschicht 29 aufgefüllt, diein diesem Beispiel aus Titannitrid besteht. Das Titannitrid wirdvorzugsweise mit einem Atomic-Layer-Deposition-Verfahren (ALD) abgeschieden.Anschließendwird die zweite Füllschicht 29 bisunter die Stege 30, 26, 27 abgetragen.Dieser Verfahrensstand ist in 11 dargestellt.
    [0068] Anschließend wirdan Oberseiten der Struktur die Gate-Oxidschicht 28 abgetragen undder erste, der zweite, der dritte Steg 30, 26, 27 undder obere Wandbereich 15 der zweiten Wand 10 wirdabgetragen. Entsprechend den verwendeten Materialien werden entsprechende Ätzprozesseeingesetzt. In dem vorliegenden Beispiel sind der erste, der zweite undder dritte Steg und der obere Wandbereich 15 der zweitenWand 10 aus Polysilizium gebildet. Das Polysilizium wirdmit einem Nassätzverfahrenabgetragen und anschließendwird die Struktur mit einer dritten Füllschicht 35 aufgefüllt undplanarisiert. Die dritte Füllschicht 35 wirdaus einem vierten Material vorzugsweise aus einem Isolationsmaterialhergestellt, das eine kleinere relative Dielektrizitätskonstanteals Siliziumoxid aufweist. Dieser Verfahrensstand ist in 12 dargestellt.
    [0069] Die 13 bis 17 zeigenein drittes Verfahren zum Herstellen eines Kanalbereiches, der beidseitigmit Wortleitungen versehen ist.
    [0070] Ausgehendvon der Grundstruktur der 2 wird eineNitridschicht 18 auf die Struktur abgeschieden. Anschließend wirdeine erste Deckschicht 19 in Form eines LPCVD-Siliziumoxidesaufgebracht, wobei zwischen der ersten und der zweiten Wand 9, 10 einerster Graben 20 bestehen bleibt. Anschließend wirdeine erste Füllschicht 23 ausamorphen Silizium abgeschieden. Dieser Verfahrensstand ist in 13 dargestellt.Mit einem chemisch/mechanischen Polierverfahren wird die erste Füllschicht 23 abgetragen unddie erste Deckschicht 19 bis zu einer vorgegebenen Tiefeentfernt. Dabei wird das LPCVD-Oxid mit Hilfe von Nassätzverfahrenabgetragen. Dieser Verfahrensstand ist in 14 dargestellt.
    [0071] Imdarauf folgenden Verfahrensschritt wird die Nitridschicht 18 inden freigelegten Bereichen überein Nassätzverfahrenentfernt. Anschließend wirddie Gate-Oxidschicht 28 abgeschieden. In die verbleibendenGräben 21, 22, 24, 25 wirddie zweite Füllschicht 29 eingebracht.Als Material fürdie zweite Füllschicht 29 wirdbeispielsweise Polysilizium verwendet. Die zweite Füllschicht 29 wirdanschließend bisunter den ersten, den zweiten und den dritten Steg 30, 26, 27 abgetragen.Dieser Verfahrensstand ist in 15 dargestellt.
    [0072] Ineinem folgenden Verfahrensschritt wird eine zweite Nitridschicht 31 abgeschieden.Daraufhin wird eine Polysiliziumschicht abgeschieden. Anschließend werden Ätzöffnungen 33 imBereich des erste, zweiten und dritten Steges 30, 26, 27 eingebracht.Dabei verbleiben angrenzend an die erste und die zweite Wand 9, 10 Spacer-Streifen 32 beidseitsder Wände 9, 10.Zur Ausbildung der Spacer-Streifen 32 werden entsprechendePolysiliziumätzverfahreneingesetzt. Dieser Verfahrensstand ist in 16 dargestellt.
    [0073] Daraufhinwird die zweite Nitridschicht 31 in den freiliegenden Bereichenabgetragen. Dabei werden Bereiche der Gate-Oxidschicht 28 freigelegt,die ebenfalls abgeätztwerden. Bei diesem Verfahrensstand sind die Gate-Oxidschichten über demersten, zweiten und dritten Steg 30, 26, 27 und über der zweitenWand 10 entfernt. Daraufhin werden der erste, der zweiteund der dritte Steg 30, 26, 27 sowieder obere Wandbereich 15 der zweiten Wand 10 abgetragen.Anschließendwird die zweite Nitridschicht 31 entfernt. Die nun freigelegtenGräbenwerden mit der dritten Füllschicht 35 aufgefüllt. Alsviertes Material fürdie dritte Füllschicht 35 wirdein Mate rial verwendet, das eine geringere Dielektrizitätskonstanteals Siliziumoxid aufweist. Dieser Verfahrensstand ist in 17 dargestellt.
    [0074] 17 zeigteinen Querschnitt durch die erste und die zweite Wand 9, 10,die jeweils an beiden Seiten übereine Gate-Oxidschicht 28 von Leiterstreifen 36 getrenntsind, die Wortleitungen 6 darstellen.
    [0075] Die 18 bis 22 beschreibenein viertes Verfahren zum Herstellen einer wandförmigen Kanalschicht eines Auswahltransistors,die beidseits mit einer Wortleitung bedeckt ist.
    [0076] Ausgehendvon der Grundstruktur der 2 wird dieGrundstruktur mit einer Nitridschicht 18 bedeckt. Anschließend wirddie erste Deckschicht 19 in Form einer LPCVD-Oxidschichtaufgebracht, wobei ein erster Graben 20 zwischen der erstenund der zweiten Wand 9, 10 entsteht. Daraufhinwird die erste Füllschicht 23 inForm von amorphem Silizium abgeschieden, wobei die Struktur mitdem ersten Graben 20 aufgefüllt wird. Die Abscheidprozessewerden in der Weise durchgeführt,dass im ersten Graben 20 ein Hohlraum 38 entsteht.Dieser Verfahrensstand ist in 18 dargestellt.
    [0077] Anschließend wirddie erste Füllschicht 23 miteinem Trockenätzverfahrenbis unter die Oberkanten der ersten und der zweiten Wand 9, 10 abgetragen.Anschließendwird die erste Deckschicht 19 bis zu einer vorgegebenenTiefe abgeätzt.Dabei wird ein Nassätzverfahreneingesetzt. Dieser Verfahrensstand ist in 19 dargestellt.
    [0078] Anschließend wirddie Nitridschicht 18 mit einem Nassätzverfahren entfernt. Daraufhinwird die Gate-Oxidschicht 28 abgeschieden. In die vorhandenenGräbenwird die zweite Füllschicht 29 inForm von Polysilizium eingefüllt.Die zweite Füllschicht 29 wirddaraufhin bis in eine festgelegte Tiefe zurückgeätzt. Dieser Verfahrensstandist in 20 dargestellt.
    [0079] Ineinem weiteren Verfahrensschritt wird eine zweite Nitridschicht 31 abgeschieden.Daraufhin wird eine Polysiliziumschicht aufgebracht. Anschließend werden Ätzöffnungen 33 zwischenden ersten und zweiten Wänden 9, 10 indie Polysiliziumschicht eingebracht. Dabei werden entsprechende Ätzverfahren eingesetzt.Nach dem Freiätzender Ätzöffnungen 33 verbleibenstreifenförmigeSpacer 32 entlang den beiden Seiten der ersten und derzweiten Wand 9, 10. Dieser Verfahrensstand istin 21 dargestellt.
    [0080] Anschließend wirdin den freiliegenden Bereichen der Ätzöffnung 33 die zweiteNitridschicht 31 und die Gate-Oxidschicht 28 entfernt.Im folgenden Prozessschritt wird das Polysilizium aus dem ersten, zweitenund dritten Steg und dem oberen Wandbereich 15 entfernt.Dabei werden entsprechende Nassätzverfahreneingesetzt. In einem folgenden Prozessschritt wird die zweite Nitridschicht 31 entfernt. Anschließend wirddie Struktur mit einer dritten Füllschicht 35 ausdem vierten Material aufgefüllt.Zum Schluss wird die dritte Füllschicht 35 miteinem CMP-Prozess planarisiert. Dieser Verfahrensstand ist in 22 dargestellt.
    [0081] DerHohlraum 38 bewirkt, dass das dritte Material besser eingefüllt werdenkann. 22 zeigt die erste Wand 9,die einen Kanalbereich füreinen Auswahltransistor darstellt, der beidseits von Leitungsstreifen 36 bedecktist, die aus Polysilizium bestehen. In entsprechender Weise sindauch die beiden Seitenflächender zweiten Wand 10 ebenfalls mit Leitungsstreifen 36 bedeckt.Die Leitungsstreifen 36 sind Teile von Wortleitungen 6.
    [0082] Die 23 bis 26 zeigenein fünftes Verfahrenzur Herstellung von wandförmigenKanalbereichen von Auswahltransis toren, die beidseits von streifenförmigen Wortleitungenbedeckt sind.
    [0083] Ausgehendvon der Grundstruktur der 2 wird einezweite Nitridschicht 18 auf die Struktur abgeschieden.Anschließendwird die erste Deckschicht 19 in Form eines LPCVD-Oxidesabgeschieden, wobei zwischen der ersten und der zweiten Wand 9, 10 einerster Graben 20 verbleibt. Daraufhin wird eine erste Füllschicht 23 inForm von amorphen Silizium abgeschieden, wobei im ersten Graben 20 einHohlraum 38 verbleibt. Dieser Verfahrensstand ist in 23 dargestellt.
    [0084] Daraufhinwird die erste Füllschicht 23 bis unterdie erste und die zweite Wand 9, 10 abgetragen,wobei zum Abtragen des amorphen Siliziums ein Trockenätzprozessverwendet wird. In einem weiteren Verfahrensprozess wird das LPCVD-Oxidder ersten Deckschicht 19 bis zu einer vorgegebenen Tiefemit Hilfe eines Nassätzverfahrensentfernt. Dieser Verfahrensstand ist in 24 dargestellt.
    [0085] Daraufhinwird die Nitridschicht 18 mit einem Nassätzverfahrenabgetragen und anschließendeine Gate-Oxidschicht 28 aufgebracht. In die Gräben wird Titannitridin Form einer zweiten Füllschicht 29 eingefüllt. Anschließend wirddie zweite Füllschicht 29 bis zueiner vorgegebenen Höhezurückgeätzt. Dieser Verfahrensstandist in 25 dargestellt.
    [0086] Ineinem folgenden Verfahrensschritt wird die Gate-Oxidschicht 28 aufden Oberseiten mit Hilfe von Trockenätzverfahren entfernt. Somitwerden die Oberseite der zweiten Wand 10 und die Oberseiten desersten, des zweiten und des dritten Steges 30, 26, 27 geöffnet. Ineinem folgenden Verfahrensschritt wird das LPCVD-Oxid aus den Stegen 30, 26, 27 und demoberen Wandbereich 15 entfernt. Zudem wird der obere Bereich 15 derzweiten Wand 10 ebenfalls entfernt. Dazu weisen der obereund der untere Wandbereich 15, 13 der zweitenWand 10 eine unterschiedliche Dotierung auf und sind beispielsweise ausPolysilizium hergestellt. Somit ist ein selektives Ätzverfahrenzum Freiätzendes oberen Wandbereiches 15 möglich.
    [0087] Anschließend wirddie Struktur mit einer dritten Füllschicht 35 bedeckt,die aus einem Isolationsmaterial besteht, das eine geringe relativeDielektrizitätskonstantek aufweist. In einem weiteren Verfahrensschritt wird mit einem CMP-Prozessdie Oberflächeder Struktur planarisiert. Dieser Verfahrensstand ist in 26 dargestellt.Auch 26 zeigt eine erste Wand 9, die einenKanalbereich füreinen Auswahltransistor darstellt, der beidseits von zweit Leitungsstreifen 36 beabstandet über eineGate-Oxidschicht 28 bedeckt ist, die Teile einer Wortleitung 6 sind.
    1 Speicherkondensator 2 Auswahltransistor 3 Gate-Elektrode 4 Kondensatorplatte 5 Bitleitung 6 Wortleitung 7 Substratanschluss 8 Halbleitersubstrat 9 ersteWand 10 zweiteWand 11 ersteOxidschicht 12 ersteNitridschicht 13 untererWandbereich 14 zweiteOxidschicht 15 obererWandbereich 16 Anschlussbereich 17 dritteOxidschicht 18 Nitridschicht 19 ersteDeckschicht – erstesMaterial 20 ersterGraben 21 zweiterGraben 22 dritterGraben 23 ersteFüllschicht – zweitesMaterial 24 vierterGraben 25 fünfter Graben 26 zweiterSteg 27 dritterSteg 28 Gate-Oxidschicht 29 zweiteFüllschicht – drittesMaterial 30 ersterSteg 31 zweiteNitridschicht 32 Spacer-Streifen 33 Ätzöffnung 35 dritteFüllschicht – viertesMaterial 36 Leiterstreifen 38 Hohlraum 39 Kanalbereiche
    权利要求:
    Claims (18)
    [1] Verfahren zum Herstellen einer Wortleitung (6, 36)eines Speicherbausteins auf einem Halbleitermaterial, wobei dasHalbleitermaterial ein Substrat (8) aufweist, auf dem eineerste Wand (9) aus kristallinen Silizium ausgebildet ist,wobei parallel zur ersten Wand (9) eine zweite wand (10)ausgebildet ist, die aus Polysilizium besteht, wobei die ersteund die zweite Wand und das Halbleitermaterial mit einer erstenDeckschicht (19) aus einem ersten Material bedeckt werden,wobei zwischen den zwei bedeckten Wänden (9, 10)ein erster Graben (20) ausgebildet wird, wobei dererste Graben (20) mit einer ersten Füllschicht (23) auseinem zweiten Material aufgefüllt wird,wodurch ein zweiter Steg (26) ausgebildet wird, wobei dieerste Deckschicht (19) wenigstens zwischen der ersten Wand(9) und dem zweiten Steg (26) bis zu einer vorgegebenenTiefe entfernt wird und ein zweiter Graben (21) erhaltenwird, wobei auf der Seite der ersten Wand (9), diedem zweiten Graben (21) zugeordnet ist, eine erste Isolationsschicht(28) aufgebracht wird, wobei der zweite Graben (21)mit einem dritten Material aufgefüllt wird, das elektrisch leitendist und eine Wortleitung (6, 36) darstellt, wobeidie erste Isolationsschicht (28) ein Gateoxid darstellt,und die erste Wand (9) einen Kanalbereich eines Auswahltransistors(2) darstellt.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass nach dem Aufbringen der ersten Deckschicht (19) anAussenseiten der bedeckten Wände(9, 10) weitere Gräben vorliegen, dass die weiterenGräbenebenfalls mit der ersten Füllschicht (23)aufgefülltwerden, wobei ein erster und ein dritter Steg (30, 27)ausgebildet wer den, dass beim Entfernen des ersten Materials ausdem ersten Graben (20) auch das erste Material zwischendem zweiten Steg (26) und der zweiten Wand (10)und zwischen der ersten Wand und dem ersten Steg (30) undzwischen der zweiten Wand (10) und dem dritten Steg (27)entfernt wird, so dass ein zweiter, ein dritter, ein vierter undein fünfterGraben (21, 22, 24, 25) erhaltenwerden, dass die Seitenflächender ersten und der zweiten Wand (9, 10) mit derersten Isolationsschicht (28) bedeckt werden, dass anschließend derzweite, dritte, vierte und fünfteGraben (21, 22, 24, 25) mitdem dritten Material aufgefülltwerden, so dass vier Leiterstreifen (36) erhalten werden,die jeweils an beiden Seiten der ersten und der zweiten Wand (9, 10)angeordnet sind.
    [3] Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet,dass die erste Füllschicht (23)wenigstens im Bereich des zweiten Grabens (21) entferntwird und durch ein viertes Material ersetzt wird, das als Isolationsmaterialausgebildet ist.
    [4] Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,dass nach dem Ausbilden eines Leitungsstreifens (36) diezweite Wand (10) wenigstens in einem oberen Wandbereich(15) bis unter den Leitungsstreifen (36) entferntwird und durch ein viertes Material ersetzt wird, das als Isolationsmaterialausgebildet ist.
    [5] Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,dass die zweite Wand (10) im unteren Wandbereich (13)aus einem ersten Polysilizium gebildet ist, dass ein oberer Wandbereich (15)der zweiten Wand (10) aus einem zweiten Polysilizium gebildetist, das eine andere Dotierung als das erste Polysilizium aufweist.
    [6] Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,dass vor dem Aufbringen der ersten Deckschicht eine Nitridschicht(18) aufgebracht wird.
    [7] Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,dass die erste Füllschicht (23)entfernt wird und durch ein viertes Material ersetzt wird, das elektrischisolierend ist.
    [8] Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet,dass als Abdeckmaske zum Entfernen der zweiten Wand und/oder derersten Füllschicht(23) Polysiliziumblöcke(32) verwendet werden, die an oberen Seitenenflächen derersten und der zweiten Wand (9, 10) angeordnetwerden.
    [9] Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet,dass als erstes Material Siliziumoxid und als zweites Material Polysiliziumoder Aluminiumoxid oder Siliziumgermanium verwendet wird.
    [10] Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet,dass als erstes Material Germaniumoxid und als zweites MaterialSiliziumoxid verwendet wird.
    [11] Verfahren nach einem der Ansprüche 3 bis 10, dadurch gekennzeichnet,dass das vierte Material in Form eines Isolationsmaterials ausgebildetist, dessen Dielektrizitätskonstantekleiner oder gleich von Siliziumoxid ist.
    [12] Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet,dass als erstes Material amorphes Silizium verwendet wird.
    [13] Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet,dass als drittes Material Titannitrid verwendet wird.
    [14] Verfahren nach einem der Ansprüche 1 bis 8 und 11 bis 13,dadurch gekennzeichnet, dass als erstes Material LPCVD-Oxid verwendetwird.
    [15] Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet,dass der erste Graben (20) nach oben sich verjüngend ausgebildetwird, dass das dritte Material besser eingefüllt werden kann.
    [16] Verfahren nach einem der Ansprüche 1 bis 12, 14 und 15, dadurchgekennzeichnet, dass als drittes Material Polysilizium verwendetwird.
    [17] Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet,dass die zweite Wand (10) wenigstens teilweise aus einemelektrisch leitenden Material besteht, das elektrisch leitend miteiner Elektrode eines Speicherkondensators einer Speicherzelle verbundenist.
    [18] Speicherbaustein mit einem FIN-FET-Transistor, dernach einem Verfahren der Ansprüche1 bis 17 hergestellt ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US8785998B2|2014-07-22|Semiconductor device having vertical channel transistor and methods of fabricating the same
    US9496383B2|2016-11-15|Semiconductor device and method of forming the same
    US8624350B2|2014-01-07|Semiconductor device and method of fabricating the same
    KR940006679B1|1994-07-25|수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
    EP0993037B1|2013-02-27|Verfahren zur beidseitigen Herstellung einer Speichermatrix
    US7635893B2|2009-12-22|Transistor, memory cell array and method of manufacturing a transistor
    KR900000207B1|1990-01-23|반도체 기억장치와 그 제조방법
    CN102034761B|2013-12-25|存储单元结构、存储器阵列及其制造方法
    KR100675285B1|2007-01-29|수직 트랜지스터를 갖는 반도체소자 및 그 제조방법
    US8637362B2|2014-01-28|Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
    US6200851B1|2001-03-13|Memory cell that includes a vertical transistor and a trench capacitor
    US7132333B2|2006-11-07|Transistor, memory cell array and method of manufacturing a transistor
    US6459123B1|2002-10-01|Double gated transistor
    KR100598301B1|2006-07-07|Trench Capacitor with Insulation Collar
    US7763513B2|2010-07-27|Integrated circuit device and method of manufacture
    US6664167B2|2003-12-16|Memory with trench capacitor and selection transistor and method for fabricating it
    KR100500219B1|2005-07-11|바디 콘택을 갖춘 콤팩트 트랜치 캐패시터 ｄｒａｍ 셀의구조 및 그 제조 방법
    KR100417480B1|2004-07-07|디램|셀및그제조방법
    EP1162663B1|2013-08-14|Herstellungsverfahren für eine DRAM-Speicherzelle
    US6075265A|2000-06-13|DRAM cell arrangement and method for its fabrication
    US7015092B2|2006-03-21|Methods for forming vertical gate transistors providing improved isolation and alignment of vertical gate contacts
    US6440872B1|2002-08-27|Method for hybrid DRAM cell utilizing confined strap isolation
    KR100734266B1|2007-07-02|콘택 저항이 개선된 수직 채널 반도체 소자 및 그 제조방법
    US7084028B2|2006-08-01|Semiconductor device and method of manufacturing a semiconductor device
    JP4960181B2|2012-06-27|集積回路
    同族专利:
    公开号 | 公开日
    DE102004023985B4|2007-12-27|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-12-08| OP8| Request for examination as to paragraph 44 patent law|
    2007-09-20| 8125| Change of the main classification|Ipc: H01L 21/8242 AFI20051017BHDE |
    2008-06-19| 8364| No opposition during term of opposition|
    2009-01-08| 8327| Change in the person/name/address of the patent owner|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2010-03-25| 8339| Ceased/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410023985|DE102004023985B4|2004-05-14|2004-05-14|Verfahren zum Herstellen einer Wortleitung eines Speicherbausteins und Verwendung des Verfahrens zur Herstellung eines FIN-FET Transistors|DE200410023985| DE102004023985B4|2004-05-14|2004-05-14|Verfahren zum Herstellen einer Wortleitung eines Speicherbausteins und Verwendung des Verfahrens zur Herstellung eines FIN-FET Transistors|
    [返回顶部]